spide平台简介：已曝光一年之久的K10架构
早在2006年的第四季度，AMD就已经给了外界非常详细的关于K10的技术资料，同时在今年发布Barcelona时，大家对K10架构也有了更加全面的了解。事实上与K8架构相比，K10架构的变化并不算大。开放的HT总线技术与内置内存控制器这两个核心内容依然在K10上起着重要的作用，其中K10将HT版本提升至3.0，最大支持4GHz的速度（本次测试的9900就达到了这个优异速度）。同时最重要的是，K10将每周期浮点运算能力从64bit提升至128bit。（Intel的酷睿架构也有这样的升级）。
 |
| 早期K10架构展示图 |
对于多核心处理器来说，AMD使用HT总线以及内置内存控制器的好处在于，HT总线可以连通每个核心，而每个核心内的内存控制器又可以直接控制系统内存，再加上4个核心又有全速共享的3级缓存，可以实现低延时、高带宽的超高效操作。
 |
K10中加入了512级间接分支预测(Indirect Branch Predictor)，指的是在运用时并不是立即分支，而是从寄存器中装载需要的预测目标，它实际上是一个首选目标地址的历史记录表。不过这个改进并没有数字上的量化标准，只是被AMD重点提及的一个改进方面，我们只有通过实际测试来展示它的性能。
|
|
| AMD四核心架构与Intel对比 |
创新的加入三级缓存也是AMD“真四核”的重要理论依据，在AMD发布“Spider”平台的时候，并针对K10的架构未提及这个三级缓存的运行速度，不过后来证实其速度仍然是和二级缓存以及核心同步，目前Phenom X4四核系列产品均是共享2M的三级缓存。
 |
| K10架构相对K8架构的改进 |
