【IT168 特别报道】2006年英特尔春季信息技术峰会期间，我们谈论最多的可能就是Merom，Conroe和Woodcrest，它们分别针对的是新的移动型，桌面和服务器处理器，全部采用了INTEL新的酷睿（Core）架构。这也预示着INTEL使用了四年的NetBurst架构将退出市场，这个曾经带来无限辉煌的核心架构，专为高频处理器打造的超长流水线在发展后期面临着高功耗高发热量的困扰，在频率的提升上也遇到瓶颈。

    在NetBrust上虽然有超线程技术，可以充分填充和使用流水线，在编程上，通过一定时序间隔发送指令可以更有效的发挥超线程性能。不过超长流水线带来低IPC，同时高频率带来的高功耗，都使NetBurst的优势越来越小。同样使用NetBurst架构的双核处理器也不是很成功，显然INTEL需要推出新一代核心架构来面对多核时代。酷睿架构因此诞生，带着五大法宝开始一统江湖。

我们看到几代X86处理器的发展，2006年即将到来的INTEL酷睿架构

    处理器设计基于两个主要的因素，一个是性能而另一个是功耗，一颗理想的处理器会有非常强大的性能和很低的功耗， 性能是由频率和IPC（每时钟周期指令数）相乘，但是在以前CPU设计中，为了提升频率往往需要降低IPC，这点在Netbrust架构中就体现无疑，Netbrust的超长流水线使它的IPC比之前的P5架构都有所下降。
功率则和频率和电压及运行处理器的IPC有关，怎样平衡这三者的关系是很困难的事，不仅仅在CPU领域，ATI和NVIDIA这样的图形处理器厂商也面临着同样的困难。

酷睿架构细节

    CPU架构的第一部分就是指令拾取，解码和相关的微操作，这部分的特征是“顺序执行”，它意味着指令必须按照FIFO（先入先出）的顺序处理和传输，可以看做是连续的指令访问。

    上图标出高亮部分是流水线的三个部分，它们是负责微指令时序安排和执行，这些是乱序执行组件，它本质上是ALU和数学运算单元。

    内存管线包括2MB或4MB Cache，以及执行单元的调用和存储管线，这些都是乱序的。它们可以重新安排内存指令的顺序来提升性能。

酷睿提供了五个重要的改进

这五个改进分别是宽动态执行，先进的数字媒体突发，智能内存访问，先进智能缓存，智能功耗管理

宽动态执行

    和传统的三指令设计相比，酷睿能够在同一时间在流水线中并发四条独立的指令，比其它x86处理器提高了33%，4条是指转换后的微指令，每条x86指令大约是一条微指令。

    INTEL新的Macro-fusion技术能够结合共用的X86指令对到一个单独的微指令中，能够在一个ALU中以单时钟周期完成。在上例中就是把一个比较指令和一个条件分支指令结合到一条单独的微指令中，INTEL称之为CMPJNE。

先进的数字媒体突发

新的酷睿架构能够在单周期内以128位执行全部的SSE指令

处理器理论上能够操作128位的乘，加，存储和调用，此时仍然能保持管线左侧空闲用于其它操作

智能内存访问

    首先，出于多方面原因INTEL仍然没有在Core核心中集成内存控制器，虽然我们可以预见集成内存控制器是多核心处理器发展的一个方向。但是Intel使用了新的内存访问技术，它可以有效的减少外置内存控制器的访问延迟，缩小与竞争对手的差距。

    智能内存访问重新排序内存指令来优化性能，通常内存调用是按照完全顺序执行的，但是当内存的读取不会影响其它数据，这时在等待其它内存读取和存储完成前就去执行会极大的提升性能。上图显示了智能内存访问，Load4被安排在第一条执行。

先进的智能缓存

    上一代Intel双核处理器之所以倍受指责，主要原因还在于两个核心使用各自独立的L2缓存，它们之间的数据交换需要通过前端总线进行。新的酷睿架构两个核心使用共享的缓存，这非常类似于Core Duo。

    首先，共享的缓存能够动态的调节大小，当一个核心需要时可以获得更多的缓存。假如只有单独的线程执行，获得更多缓存的核心可以降低内存访问的延时。

    在新的共享缓存架构下，执行多线程应用程序时，两个核心能够很容易的共享数据，一个核心要访问另一个核心缓存中的数据无需通过前端总线。

酷睿能够关闭不工作的部分来降低功耗，上图中绿色部分就是不工作而被关闭

    酷睿架构是这四年来INTEL最大的架构革新，统一了移动、桌面和服务器CPU，强调高性能功耗比，可以说是象理想的CPU更进了一步。从这次IDF公布的资料来看，用于台式机的Conroe相对于Pentium D 950能够提升40%性能的同时降低40的功耗，而用于服务器的Woodcrest相对于Xeon 2.8GHz甚至能提升80%的性能并且降低35%的功耗。可以说酷睿是相当吸引人的，这也让INTEL在今后的多核处理器竞争中取得先机。